Issue link: https://resources.pcb.cadence.com/i/1149719
© 2019 Cadence Design Systems, Inc. All rights reserved. 1MHz Fast compile Predictable compile ("If it compiles it runs") "Full Vision" debug Simple left-to-right stream processing logic logic logic logic logic registers registers logic Level 1 Level 2 Level 3 Level 4 ASIC-style full Place & Route Place + opt Clock + opt Route + opt 5-20MHz Slow compile Compile may need tuning to close timing/routing violations Limited debug logic logic logic logic logic registers registers logic EP EP EP EP Switch fabric EP EP Debug Engine EP Palladium Emulation Processor lut lut lut lut lut lut lut lut lut lut lut lut lut lut lut lut lut lut lut lut lut lut lut lut lut lut lut lut lut lut lut lut lut lut lut lut lut lut lut lut lut lut Protium Xilinx FPGA lut lut lut lut lut lut lut Hardware debug Rapid bug hunting Software bring-up Deep bug hunting Emulation and Prototyping!